晶振是數字電路的“心臟”，其PCB布線質量直接決定了系統的穩定性與EMC性能。晶振對寄生電容和干擾極其敏感，哪怕是0.1pF的偏差都可能導致頻率偏移，因此布線時必須遵循一系列嚴苛的規則。

一、布局原則：短、緊湊、遠離干擾

· 緊貼主芯片：晶振應盡可能靠近主芯片的時鐘引腳（如XTAL_IN/OUT），總走線長度建議控制在10mm以內，理想情況是小于5mm。
· “黃金三角”布局：對于無源晶振，負載電容必須緊貼晶振引腳放置，形成“晶振-電容-芯片”的緊湊回路，切勿將電容與晶振分開擺放。
· 遠離干擾源：晶振應遠離板邊（建議>1000mil）、遠離大功率器件（如電源芯片、電感）及高速信號線，并放置在PCB中央區域。

二、走線規則：短、直、完整

· 最短與等長：走線越短越好，以減小寄生電容和天線效應。對于無源晶振，兩條走線應盡量保持等長，可采用類差分走線方式。
· 禁止打過孔：晶振到芯片的時鐘走線絕對禁止使用過孔，過孔的寄生電容會破壞信號完整性。
· 避免平行走線：晶振走線不得長距離與其他信號線平行，防止串擾。

三、接地與隔離：提供純凈的參考平面

· 完整地平面：晶振下方必須保留完整、連續的地平面，絕對禁止分割。這為高頻回流電流提供了最低阻抗的路徑。
· 就近接地：晶振的GND引腳和負載電容的接地端，應通過最短路徑和獨立過孔直接連接到主地平面。
· 包地保護：在晶振周圍用地線（GND）進行包覆（Guard Ring），并每隔50-100mil就打一個地過孔，形成屏蔽。
· 外殼接地：晶振的金屬外殼必須接地，這能有效屏蔽外來干擾并防止自身輻射。

四、區域凈空：設立“隔離區”

· 禁止布線區：晶振下方及周圍300mil（約7.6mm）至5mm范圍內，禁止放置任何元器件或布設其它信號線。
· 內層凈空：在晶振下方的PCB內層，應劃定約3mm范圍的“凈空區”，禁止任何布線穿過。

總而言之，晶振PCB設計的核心在于將其視為一個精密且脆弱的模擬電路來對待。通過極致縮短走線、保證接地完整、實施嚴密隔離，才能確保這個“心臟”穩定、純凈地跳動。